

文章编号 1004-924X(2007)04-0564-06

高分辨率 CCD 芯片 FTF4052M 的驱动系统设计

盛翠霞^{1,2}, 张涛¹, 纪晶³, 姚清华^{1,2}, 陈俊江¹

(1. 中国科学院 长春光学精密机械与物理研究所, 吉林 长春 130033;
2. 中国科学院 研究生院, 北京 100039; 3. 莱阳农学院, 山东 青岛 266109)

摘要: CCD 芯片的驱动系统是数字航测相机的核心部分, 它关系到整个相机的性能和技术指标。介绍了高分辨率全帧 CCD 芯片 FTF4052M 的内部结构和驱动时序, 采用集成芯片设计了该 CCD 芯片的驱动电路并应用于数字航测相机系统, 其中包括驱动电路的时序设计和所需偏置电源的设计。集成芯片 SAA8103 为驱动 CCD 芯片提供脉冲信号, 与 TDA9991 协调工作产生 CCD 垂直行驱动时钟, 与 74ACT04 芯片配合产生驱动 CCD 芯片的水平像素转移时钟。实验结果表明, 此 CCD 驱动系统采用大规模专用集成芯片进行设计, 具有性能好, 功耗低, 体积小等优点, 能够输出两路 CCD 电压信号, 数据输出速率达 2 帧/s, 满足了数字航测相机系统的设计要求。

关键词: FTF4052M 芯片; CCD 驱动电路; 脉冲产生器; 水平像素转移时钟; 垂直行转移时钟

中图分类号: TP202; TN386.5 **文献标识码:** A

Design of CCD FTF4052M driver system with high sensitivity

SHENG Cui-xia^{1,2}, ZHANG Tao¹, JI Jing³, YAO Qing-hua^{1,2}, CHEN Jun-jiang¹

(1. *Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences Changchun 130033, China*; 2. *Graduate School of the Chinese Academy of Sciences, Beijing 100039, China*; 3. *Laiyang Agricultural College, Qingdao 266109, China*)

Abstract: The driver system of CCD is the key part of a digital camera, which is related to camera's technical parameters. In this paper the inner structure and driver timing of a high sensitive full frame CCD FTF4052M is introduced. The special integrated chips are adopted to design the driver circuit to use in the digital air survey camera. SAA8103 is selected to generate the driver pulse for the CCD. It is combined with the V-driver IC(TDA9991) to generate the vertical driving signals and also connected with the chip 74ACT04 logic drivers to generate horizontal driving signals. It is proved that the CCD driver system designed by special integrated chip can output two groups of CCD signals in data output speed of 2 frame/s. For its good function, low power consume and small volume, the driver system can meet the need of the camera system.

Key words: FTF4052M; CCD driver circuit; pulse pattern generator; H-driver pulse; V-driver pulse

1 引言

电荷耦合器件(CCD)是一个固体光学传感器,七十年代初才出现。它集成度高、光敏元间距小、几何尺寸严格。作为一种新型的、MOS 器件,与普通 MOS 器件相比,具有更高的集成度、更低的功耗、设计简单、制造工序少等优点。因此,在航空工业、航天、雷达、通信、气象、电视以及军事部门得到了应用。本文将 CCD 应用于数字航测相机中。

数字航测相机是基于数字相机的基本原理,将图像以数字信息的形式存储、转移,并与地面实现通信^[1]。CCD 图像传感器是相机的眼睛,它对相机的性能起到非常关键的作用,因此,实现电子扫描功能的 CCD 驱动电路是数字航测相机系统设计的关键。CCD 的驱动电路主要由驱动时序产生电路、偏置电压产生电路和驱动器电路组成。CCD 驱动电路的发展主要是其驱动时序产生方法的不断更新。以前使用的面阵 CCD 的单片机驱动方法,不利于驱动时序的调试。EPROM 驱动的方法,在时钟频率较高时要求 EPROM 的读出速度较快,因此不适合设计高速时序电路,而且 EPROM 的改写需用专用的编程器完成。

本文采用 CCD 专用的数字集成芯片和单片机进行设计,实现 CCD 器件的驱动电路。它的优点是结构设计简单、设计周期短、电路可靠性强。而高速时序脉冲产生芯片的运用又克服了单片机晶振频率低的限制,因此足以满足本航测相机系统中高速大面阵 CCD 器件的驱动时序要求。

2 FTF4052M 的内部结构及驱动时序分析

FTF4052M 是 22M 像素($4\ 008\ \text{pixel} \times 5\ 334\ \text{pixel}$)的超大分辨率全帧 CCD 图像传感器,其内部结构如图 1 所示。该芯片在结构上分为三部分,中间最大的区域为光敏区,即光积分区域;上下两部分为两个输出寄存器。C1、C2、C3 为水平像素转移寄存器时钟信号,A1、A2、A3、A4 为垂直行驱动时钟信号。TG 是光敏区与输出寄存器之间的隔栅,OG 是输出栅,SG 是输出

栅之前的最后一个栅。RG 是输出放大器。该芯片的最大特点是将光敏区生成的图像分成 W、X、Y、Z 四个对称的象限,每个象限的电荷可以以不同的方向转移,通过四个输出端同时输出,有效地提高了帧速率,单端输出的帧速率为 1 帧/s,而四端同时输出就可以达到 3.6 帧/s。在本系统应用中,双端输出就可以满足系统设计的要求,因此采用双端输出方式,选用 Z、W 作为输出端。




图 1 FTF4052 内部结构示意图

Fig. 1 Inner structure of FTF4052M

CCD 的帧转移时序如图 2 所示,SSC 为系统内部基准时钟信号,用于校准整个 CCD 的时序,CR(Charge Reset)为 CCD 芯片的电荷复位信号,相当于电子快门信号;Trig-in 是 CCD 芯片的外部触发信号,用于控制 CCD 芯片光积分的起始和结束;VA high 是控制四相 A 时钟的高低电平转换的信号;TG 信号的相位和频率与 A1 完全一致。整个帧转移时序分为三个阶段,这三个阶段是周期进行的。把空闲模式阶段定义为第一阶段,在 CCD 芯片空闲模式下,A 时钟信号全部保持低电平。空闲模式后,CCD 芯片开始进入第二阶段,即光积分阶段,A1 继续保持低电平,A2、A3、A4 上升为高电平。因为 CCD 芯片中的每个像素都可以看作是由四个栅极(每个栅极连接一相时钟信号)“覆盖”的,而且像素之间必须分离开,水平方向上可以通过沟道隔离像素。为了将像素与像素在垂直方向上隔离开,必须将四个栅极中的某一个栅极电压变为零。在本系统应用中,将 A1 保持低电平以起到像素隔离的作用。而光生电荷则在保持高电平的 A2、A3、A4 的栅极下积聚起来,形成信号电荷包。光积分结束后进入第三阶段,即帧转移阶段,而帧转移又可以看

成是垂直行转移和水平像素转移交替进行的,它们之间的转换是通过 SSC 电平的高低转换实现的。在 SSC 保持高电平时,如图 7 所示,光敏区里已经生成的电荷包在四相 A 时钟信号的驱动下逐行地向上和向下转移到输出寄存器。每一行像素转移到输出寄存器后 SSC 变为低电平,如图 8 所示,则输出寄存器就在三相 C 时钟信号的驱动下将这一行逐个像素地向输出放大器转移。输出放大器内有一个浮置扩散电容 FD(Floating Diffusion Capacitance),它可以接收到的电荷包转换为电压信号。接下来再进行下一行的垂直行转移和水平像素转移输出,直到将光敏面上的所有 5 356 行电荷包输出完毕为止。由此可见,整个一帧图像是在 A 时钟信号和 C 时钟信号的交替驱动下从 CCD 芯片的输出放大器输出而完成帧转移的。




图 2 CCD 芯片帧转移时序图

Fig. 2 Frame timing diagram of CCD

3 驱动系统设计

CCD 芯片驱动电路系统框图如图 3 所示, SAA8103 芯片是这一驱动系统的核心器件,它为 CCD 芯片提供驱动脉冲信号,由于它没有片内 CPU,为了实现其功能,需要有片外 CPU 对其进行控制, SAA8103 芯片在微控制器的控制下,产生符合 CCD 芯片频率和相位要求的时序信号。微控制器选用单片机芯片 P89LPC932。由于 SAA8103 芯片产生的时序信号是以 3 V 电平作为正电压的,而且驱动能力有限,不能直接用于驱动 CCD 芯片,而是要经过驱动芯片驱动后方可加到 CCD 芯片上,因此选用 TDA9991 作为垂直驱动芯片, 74ACT04 作为水平驱动芯片。CCD 输出的信号是带有固定图像噪声和暗电流的模拟信

号,需要通过相关双采样去除噪声干扰,然后进行可控增益放大和模/数转换,这些工作由模拟处理芯片 AD9824 来完成。




图 3 CCD 驱动电路系统结构框图

Fig. 3 Structure of CCD driving system

本系统的微控制单元选用的 P89LPC932 单片机,是 PHILIPS 公司推出的高性能、高速、低功耗的 80C51 内核的单片机,芯片内部具有 8 k 的 FLASH 程序存储器,而且内部带有硬件的 I²C 总线接口^[5]。数据传输速率最高为 400 kBit/s,满足 SAA8103 的速度要求。SAA8103 是一个带 I²C 总线接口的器件,内部有一个寄存器。它是全帧 CCD 的时序脉冲产生器,主要产生以下脉冲信号:

(1) CCD 的垂直行转移时钟信号,送入 TDA9991 芯片输出 A1, A2, A3, A4 时钟信号;

(2) CCD 水平像素转移时钟信号,送入 74ACT04 芯片输出 C1, C2, C3 时钟信号;

(3) 产生或接收外来同步信号 HD 和 VD,同时它还接收外来触发信号,从而产生符合 CCD 要求的复位信号 CR;

(4) 为 CCD 预处理部分-相关双采样(CDS)、PGA(程控增益放大)电路、模数转换(ADC)提供脉冲信号。

SAA8103 产生驱动信号的硬件接口电路如图 4 所示。

SAA8103 芯片有两种工作模式,预览模式和快门模式。预览模式用于相机的 LCD 跟踪取景,当设置成此模式时,芯片按照事先设置好的频率连续输出图像而不受外来触发信号的影响;当工作于快门模式时,芯片接收触发信号 TRG,在 TRG 信号上升沿过后,产生 CCD 需要的复位信




图 4 SAA8103 的硬件接口电路
Fig. 4 Interface circuit of SAA8103

号(CR), 这时, CCD 开始进入光积分状态, 直到 TRG 信号下降沿为止^[1]。本驱动系统采用 SAA8103 的快门工作模式, 如图 5 所示。




图 5 SAA8103 的工作模式
Fig. 5 Work mode of SAA8103

3.1 CCD 偏置电压的设计

为了使 CCD 芯片正常工作, 正确设计它的偏置电源是必要的。CCD 偏置电压主要由以下几部分组成:

(1)VNS: 加到 CCD 的 N 型基底上的电压, 为 20~28 V, 主要用于控制 CCD 的高光行为 (anti-blooming 抗晕)。为了实现电荷复位功能, CR 脉冲必须加到 VNS 上, 这个电荷复位脉冲的主要功能是将 CCD 上已经积累好的光生电荷全部移除, 这在 CCD 新的光积分循环开始时是必须的。

(2)VPS: 加在 P 型衬底的电压, 5.5~6.5 V。

(3)VSFD: 加到 CCD 的输出放大器上的直流电压, 19.5~20.5 V。

(4)RD: 加到复位管 (Reset Fet) 上的直流电压, 19.5~20.5 V。

(5)OG: 连接 SG 和浮置扩散电容 FD 的输出

栅上所加的电压, 4.75~5.25 V。

根据以上 CCD 芯片所需电压范围值, 确定 VNS 为 24 V, VPS 为 6 V, VSFD 和 RD 为 20 V, OG 为 5 V。其中, VNS 和 VSFD 是通过软件调节实现的, 即将它的工作参数烧写到单片机的 Flash 程序存储器中, 然后在系统上电后将这些参数通过 I²C 总线传输到 SAA8103 的寄存器内, SAA8103 芯片对 TDA9991 芯片进行控制产生的。VPS、RD、OG 的电压是由 VSFD 电压通过硬件电路调节产生的, 实现这一过程的硬件电路如图 6 所示。




图 6 CCD 芯片直流偏置电源电路原理图
Fig. 6 Schematic drawing of DC bias power of CCD

3.2 CCD 芯片所需驱动时序的设置

3.2.1 快门及光积分的控制时序

CCD 芯片 FTF4052M 属于全帧 CCD 芯片, 光敏面占 CCD 面积的大部分, 为了得到 100% 的无污染点图像, 必须加上机械快门, 如图 2 所示, 机械快门开启由 Trig-in 信号完成。当 Trig-in 信号的上升沿到来时, 触发快门使之进行开启动作, CCD 准备进行光积分。在 Trig-in 信号上升沿之后, 当基准时钟信号 SSC 的第一个上升沿到来时 SAA8103 芯片产生一个脉冲信号 CR, 用于对 CCD 进行初始化, CR 脉冲宽度等于 SSC 的一个周期, 为 190.6 μs。在 SSC 的下一个上升沿到来时, SAA8103 芯片产生 CR 脉冲下降沿, 这时快门彻底打开, CCD 正式进入光积分阶段。当 Trig-in 信号的下降沿到来时, CCD 光积分结束, 同时触发机械快门使之进行关闭动作。在一个 SSC 周期的时间之后, 快门完成关闭, 然后再在

758. (in Chinese)

- [3] 万峰,范世福.以 c8051F020 为核心的 CCD 驱动与采集系统的设计[J].光学精密工程,2005,13(增):179-182.
WAN F,FAN SH F. Development of driving and sampling circuit for CCD based on c8051F020[J]. *Opt. Precision Eng.*, 2005, 13(supp.):179-182. (in Chinese)
- [4] 张秀万,赵立宏,向东,等.一种 CCD 驱动电路设计的简明方法[J].南华大学学报(自然科学版),2005,19(4):99-102.
ZHANG X W, ZHAO L H, XIANG D, *et al.*. A concise method for design of CCD driving circuit[J]. *J. Nanhua Univ. (Science and Technology)*, 2005,19(4):99-102. (in Chinese)
- [5] 周立功.P89LPC900 单片机原理及应用[M].北京:北京航空航天大学出版社,2004.
ZHOU L G. *Principle and Application of Single-chip Computer P89LPC900* [M]. Beijing: Beijing aerospace Publishing Company, 2004. (in Chinese)
- [6] 赵贵军,陈长征,万志,等.推扫型 TDI CCD 光学遥感器动态成像研究[J].光学精密工程,2006,14(2):291-296.
ZHAO G J, CHEN CH ZH, WAN ZH, *et al.*. Study on dynamic imaging on push-broom TDI CCD optical remote sensor[J]. *Opt. Precision Eng.*, 2006,14(2):291-296. (in Chinese)

作者简介:盛翠霞(1975—),女,吉林长春人,现在中国科学院长春光学精密机械与物理研究所攻读博士学位,主要从事高分辨率 CCD 图像采集存储技术方面的研究。E-mail:cuixiasheng@163.com